Ce nouveau système sur puce personnalisable de ST est architecturé autour d’un cœur de processeur ARM926EJ-S avancé avec deux mémoires « cache » de 16 K, cadencé à 333 MHz pour les données et les instructions, et comprend une logique configurable embarquée comptant jusqu’à 300.000 portes (équivalent ASIC).

Le circuit SPEAr Basic dispose d’interfaces mémoire compatibles avec les mémoires LP-DDR et DDR2 et un vaste portefeuille de blocs IP de connectivité dont : interface Fast-IrDA, Ethernet MAC, trois ports USB 2.0 avec couches PHY, UART, SPI, I2C, jusqu’à 102 entrées/sorties programmables (GPIO) et, au total, 72 ko de mémoire SRAM et 32 ko de mémoire ROM d’amorçage.

Les performances d’impression optimales sont rendues possibles par un jeu complet d’accélérateurs de pipelines graphiques, depuis la conversion d’espaces couleurs jusqu’à la génération de fichiers de trame, un moteur de rotation, un codec JPEG matériel, un contrôleur LCD (écran à cristaux liquides) (jusqu’à 1024 x 768, 24 bits par pixel) et une interface de cartes SDIO/MM.

Parmi les autres nouveautés figurent un convertisseur analogique/numérique 10 bits, un accélérateur de cryptage basé sur le bloc de propriété intellectuelle C3 de ST, un contrôleur de mémoire statique flexible (SRAM et Flash NOR/NAND), des contrôleurs TDM (multiplexage temporel) et SLIC (Liaison série et interruption) et une interface caméra, avec à la clé un niveau d’intégration et de souplesse sans équivalent.

Les modes d’économie d’énergie configurables par logiciel du circuit SPEAr sont compatibles avec les spécifications les plus récentes en matière de protection de l’environnement et d’économies d’énergie. Ce circuit reconnaît la plupart des systèmes d’exploitation embarqués, dont Linux, VxWorks, ThreadX et Windows CE.

Le système sur puce SPEAr Basic est fourni avec une carte d’évaluation qui permet de procéder facilement et rapidement à la configuration, à la conception et aux essais des produits. À l’aide du kit de développement SPEAr Plus600 et de son réseau FPGA externe qui reflète le bloc logique interne configurable du système sur puce, les concepteurs peuvent exécuter les tâches de développement logiciel et matériel sans attendre la validation finale. Lorsque le système sur puce du client a franchi la phase de qualification fonctionnelle, la production en série peut typiquement démarrer dans les huit à dix semaines qui suivent la validation du code RTL (Register Transfer Level).

« Basé sur l’architecture de systèmes sur puce configurable et de hautes performances développée par ST, le circuit SPEAr Basic permet de réduire parfaitement les coûts d’applications où le rapport prix/performances est déterminant », déclare Loris Valenti, Directeur général de la division Computer Systems, groupe Computer Peripherals de ST. « Le nouveau circuit SPEAr accélère l’adoption de circuits intégrés personnalisés en 65 nm disposant de la souplesse des ASIC pour une fraction des délais de développement et des coûts inhérents aux approches de conception « full-custom ». De plus, les clients peuvent facilement ré-utiliser le logiciel développé pour les membres précédents de la famille SPEAr. Le circuit SPEAr Basic constitue ainsi la meilleure solution en terme de délais de mise sur le marché pour un large éventail d’applications, sans le moindre compromis quant aux fonctionnalités et aux performances.

Des échantillons sont disponibles immédiatement, le lancement de la fabrication en série étant prévu pour la fin du troisième trimestre 2008. Le prix du circuit SPEAr Basic est fixé à 6 dollars au-delà de 20.000 unités.

Toutes les informations relatives à la famille de systèmes sur puce personnalisables SPEAr sont disponibles sur le site www.st.com/spear.

Cliquez ici pour accéder à la photo du produit en haute résolution