ST Life.augmented

FD-SOI

Fd-SOI

过去10年间,为了提升性能、降低功耗、优化数字器件和增强用户体验,晶体管 – 数字世界的构建模块 – 的尺寸不断缩小。

近年来,随着晶体管的尺寸缩至几十纳米以下,开发每一代新技术时面临的挑战也日益增加。主要挑战之一一直都是不良漏电流,而这现在代表着晶体管功耗的一大部分。

接近体硅技术的极限

为了在继续提供高性能的同时将泄漏降至最低,体硅晶体管变得越来越复杂,从而以越来越快的速度增加了制造挑战的水平。必须不断找到真正的创新型解决方案才能提供各项技术进步的所有优势。

FD-SOI创新

2012年,意法半导体及其合作伙伴实现了硅制程创新:全耗尽体上硅即FD-SOI。FD-SOI是一种平面制程,缩小了硅片尺寸,同时简化了生产工艺。

Gate Handle Wafer
FD-SOI依赖两大创新:首先,绝缘体的超薄层,亦即埋氧,其位于超薄通道 – 第二大创新 – 的正下方。该通道不同于传统工艺中的传导通道,因为它不含掺杂剂,故而它被完全耗尽。这2大创新相结合即构成“超薄体埋氧层”即UTBB。

FD-SOI提升了性能
FD-SOI晶体管可以在比利用体效应CMOS制造而成的等效晶体管的最高频率高30%的频率下运行,从而能够构建速度更快的处理器。这一性能是通过改善晶体管的静电特性和缩短通道长度实现的。此外,超薄绝缘层能够预防基板内的任何泄漏,实现了更有效的体偏置,并且利用2个独立栅 – 顶栅和埋栅 – 提供了理想的通道控制。
 

FD-SOI能够降低器件发热量
FD-SOI晶体管可以在低压下极快速地运行,从而大幅提高了能效。埋氧层能够有效限制从源极流向漏极的电子,从而极大减少从通道流向基板的漏电流。FD-SOI大幅节约了功率,让FD-SOI芯片的发热量比体硅晶体管少得多。

FD-SOI利用平面工艺和设计确保了连续性
FD-SOI制程还比替代产品简单得多,能够大量利用现有代工设施和制造工艺,无需投入大量资金。

并且,FD-SOI技术属于平面技术,采用与体效应平面技术相同的设计规则,从而能够极为简单和快速地将现有设计移植到FD-SOI上。

FD-SOI是一项可升级技术
28nm平面UTBB FD-SOI技术已用于生产。14nm节点已在开发之中,FD-SOI可升级至10nm节点。

 

Feedback Form
Customer Feedback