


はじめに

一般的なリアルタイムクロックには、32,768 Hzの計時用水晶振動子が使用されています。この水晶振動子は入手が容易で比較的安価ですが、広い温度範囲で使用されると精度が低下します。しかし、32 KHzオシレータの超低消費電力特性は、バッテリーバックアップ用途には理想的で不可欠なものとなっています。

その一方、マイクロプロセッサに使用される高周波数のATカット水晶振動子は、広い温度範囲でもドリフトが小さく高精度が得られるものの、ATカット水晶振動子によく使われる周波数では、はるかに大きな電流を吸い込むことから、これを使用したオシレータはバックアップには向きません。

このアプリケーションノートの目的は、これらの水晶振動子の特性を組み合わせ使用し、STのM41T82-83-93シリーズのRTCを用いて広い温度範囲にわたり高い精度を得るための方法を示すことです。これは、最初に周波数を測定した後に、デバイスのアナログ較正機能とデジタル較正機能を両方とも使用することで達成されます。

図 1. ATカット水晶振動子と計時用水晶振動子の比較 - 標準特性



1 M41T82-83-93シリーズRTC

STでは、長年にわたってデジタル較正機能を備えたRTCを提供してきていますが、新しいM41T82-83-93シリーズもその先例に従っています。周期的カウンタ補正を利用したデジタル較正に加えて、この新シリーズでは、プログラム可能な容量アレイを通じて負荷容量を加減することでオシレータ周波数の調整が可能となるアナログ較正を特徴としています。ユーザにとっては、アナログ較正には、瞬間的にフィードバックが得られるという付加的メリットがあります。オシレータ速度に対する調整内容は、デバイスに内蔵された512 Hzテスト出力信号から、直ちに明らかとなります。

1.1 オシレータ温度特性

[図 1](#)に示すように、標準的な32 KHzオシレータの周波数誤差は、0°Cと50°Cのどちらも-25 ppm程度となります。つまり、室温から25°上下した温度において、デバイスは-25 ppmの周波数偏移を示し、温度が±25°C以上離れた場合に限ってそれ以下の値となります。

その反対に、一般的にマイクロプロセッサに使用されているATカット水晶振動子では、広い温度範囲にわたって周波数偏移は全く目立ちません。ここでトレードオフとなるのは、一般的に、ATカット水晶振動子は時計用水晶振動子よりもかなり高い周波数で動作することから、リアルタイムクロック(RTC)に一般的に採用されているバッテリーバックアップには過大な、非常に大きな電力を必要とするという点です。

しかし、RTCがマイクロプロセッサにより周期的に較正可能なのであれば、ATカット水晶振動子が備えるような広い温度範囲における安定的な精度とともに、時計用水晶振動子の低消費電力性能を手に入れることも可能です。ほぼ全ての今日のマイクロプロセッサには、RTCの較正機能を利用して、RTCの周波数テスト(FT)ピンを測定してそのタイミング誤差の補正に使えるタイマが内蔵されています。

ここに記載されている手法は、STのM41T82、M41T83、M41T93シリアルRTCが備える較正回路を両方使用しています。このアプリケーションノートには、アナログ回路を用いて初期較正を行う方法の後に、デジタル回路を用いて不定期に較正を更新する方法が記載されています。

まず最初に、エラーが最小化されるまで次第に小幅となる調整を連続的に行うクローズドループ方式にて、室温でアナログ較正回路を調整します。その次に、通常動作中に、マイクロプロセッサが以前と同様に周期的に誤差を測定し、ルックアップテーブルを用いてデジタル較正回路に調整値を書き込みます。

1.2 周波数テスト出力

STのM41T82、M41T83、M41T93シリアルRTCでは、周波数テスト信号は $\overline{\text{IRQ/FT/OUT}}$ ピンに出力されます。M41T82とM41T83では、FTビット(レジスタ0x08のビット6)を1に設定することでこの出力が有効化されます。(詳細情報とM41T93の詳細については、データシートを参照してください。) FT信号は、テスト装置やマイクロプロセッサで測定します。次に、それに応じて較正回路を調整します。


周波数テスト信号の定格周波数は512 Hzであり、32,768 Hzオシレータから導かれています。アナログ較正手順の間、オシレータの変化はリアルタイムでFT信号に表れます。したがって、アナログ較正の変化は測定可能であり、誤差はシステムのマイクロプロセッサによってその場で最少化できます。

1.3 FTとタイミング誤差の測定

アナログ較正には、周波数カウンタを推奨します。これによって最高の精度が得られます。次に検討するのは、マイクロプロセッサのタイマの使用です。アナログ較正を調整するために使用可能であり、デジタル部分にも使用されます。

マイクロプロセッサのタイマは、さまざまな速度と入力オプションを備える多様な構成となっているため、このアプリケーションノートでは、一般的な記述にとどめます。RTCとマイクロプロセッサの間の基本的な設定を図1に示します。プロセッサのタイマは、RTCの周波数テスト信号（FT）を測定し、必要に応じて、I²Cバスを介してRTCの較正レジスタを調整するために使用されます。

図 1. マイクロプロセッサとRTCの基本設定




本質的に、プロセッサはタイマ周期を測定し、FT信号の誤差（周波数偏移）を計算する必要がありますが、この測定プロセス自体が誤差を生みがちです。しかし、この誤差を許容可能なレベルまで最小化することが必要です。

鍵となる概念は、マイクロプロセッサのタイマは、ATカット水晶振動子を備えたマイクロプロセッサのオシレータから得られたクロック信号で動作するという点です。このオシレータは温度に対するドリフトが小さいため、タイマのクロック信号のドリフトも小さくなります。したがって、このタイマを用いることで、このタイミングチェーンの精度まで近づくようにRTCの較正が可能となり、時計用水晶振動子に付随する、温度ドリフトによる計時誤差が抑えられます。

図2において、マイクロプロセッサのクロックはTCLKと呼ばれており、512 Hzの周波数テスト信号FTのサンプリングに使用されています。各サンプルには、多少の不確実性が含まれています。しかし、多少のサンプルを追加してもこの不確実性は変化しません。したがって、サンプル数を多く増やすと、測定期間との比較において不確実性は非常に小さくなります。

たとえば、図2において、タイマは、2個の連続したサンプルの間でFT信号に遷移が発生したことを検出可能ですが、それが発生したのがこれらのサンプルの間のどこであるのかを正確に求めることはできません。図の中で、この不確実性には、 T_{e1} 、 T_{e2} 、 T_{e3} というラベルが付けられています。

図 2. タイミングの不確定性



サンプリング波形（下）の最初のサイクルの周期は次のようになります。

$$T_{FTS1} = T_{FT} + T_{\epsilon 2} - T_{\epsilon 1}$$

同様に、2番目のサイクルの周期は次のようになります。


$$T_{FTS2} = T_{FT} + T_{\epsilon 3} - T_{\epsilon 2}$$

両方のサイクルを合わせると、全体の周期は次のようになります。

$$T_{FTS1} + T_{FTS2} = 2 \times T_{FT} + T_{\epsilon 2} - T_{\epsilon 1} + T_{\epsilon 3} - T_{\epsilon 2} = 2 \times T_{FT} - T_{\epsilon 1} + T_{\epsilon 3}$$

これは、すべてのサンプルの間の不確定性（最初と最後を除く）は合計から差し引かれ、結果として、最初と最後のサイクルの不確定性だけが残ることを示しています。したがって、図 3 に示すように、512 Hz 信号の複数サンプル全体の測定周期 T_N に比べると、正味の不確定性は小さくなります。よって、512 Hz 信号の連続したサンプルをいくつか測定することで、不確定性は許容可能なレベルまで最小化可能となります。

図 3. タイミングの例



1.4 周期の計算

図 3に示したように、マイクロプロセッサがFT信号を複数サイクル測定して全体周期 T_N を求めます。計算による512 Hzの周期は次のようになります。

$$T_{512} = \frac{T_N}{N} = \frac{\sum_{i=1}^N T_i}{N}$$

N が十分に大きい場合、不確定性誤差 $T_{eN} - T_{e1}$ は無視できます。

マイクロプロセッサのタイマが、各サンプルの周期 T_i を測定します。ソフトウェアまたは（多くのマイクロプロセッサのタイマで利用可能であるパルスアキュムレータのような）それ以外のタイマ機能でサンプル数 N を数えます。同様に、 T_N は T_i を合計したものであり、タイマ機能またはソフトウェアを用いて集計できます。これらの値が求められると、ソフトウェアは T_N を N で割ることにより T_{512} の計算を行います。

1.5 誤差の決定

ppm単位で表した誤差公式は次のものです。ここで、 f_m は測定周波数とします。周波数カウンタを使用すると、誤差の算出に用いることが出来ます。

$$\text{ppm} = \frac{f_m - 512}{512} \times 10^6$$

マイクロプロセッサのタイマを周波数テスト信号の周期 T_{512} の決定に用いた場合、次の公式を誤差の算出に使用できます。

式 1

$$\text{ppm} = \frac{\frac{1}{512} - T_{512}}{T_{512}} \times 10^6$$

負の値のppmは、周波数が低すぎて、クロックが遅いことを意味しています。それとは反対に、正の値のppmは、クロックが速いために速度を下げる必要があることを意味しています。

2 アナログ較正を用いたM41T83の較正

アナログ較正手順は、室温（25°C）で1回だけ行います。周波数テスト信号の周期 T_{512} の決定から始まります。次に、ソフトウェアがアナログ較正機能によりRTCオシレータを調整し、 T_{512} をもう一度測定します。誤差が最小化されるまで、つまりオシレータがそれ以上微調整できなくなるまで、このサイクルを繰り返します。この時点で、RTCの精度はマイクロプロセッサのオシレータの精度（その水晶振動子の品質次第では、広い温度範囲にわたって ± 5 ppmを超えて変化しないことがあります。）とほぼ等しくなります。

2.1 アナログ較正回路

[図 4](#)の挿入図に示すとおり、アナログ較正回路では、RTCの内部に負荷コンデンサレイが使用されています。


アナログ較正レジスタに書き込まれた値によって、オシレータの周波数を下げるために負荷容量の追加、またはオシレータの周波数を上げるために負荷容量の削減が行われます。32 KHz水晶振動子は、固有負荷容量を確認するために設計されています。STでは、これをリアルタイムクロックの中に組み込んでいます。水晶振動子に外付け容量を追加する必要はありません。アナログ較正レジスタに書き込まれた値によって、水晶振動子から見た内蔵負荷容量の量が調整されます。

[図 4](#)に示すように、2個の負荷コンデンサが C_{X1} および C_{X0} として特定されています。通常、これらの値はそれぞれ25 pFです。RTC調整範囲としては、それぞれのコンデンサから減らす方は18 pFまで、増やす方は9.75 pFまで可能ようになっており、各負荷コンデンサの範囲は全体として7~34.75 pFです。

等価負荷容量は、この2個の直列組み合わせであるため、定格値は12.5 pFで3.5~17.4 pFの範囲となります。（言い方を変えれば、同じコンデンサであれば、直列等価値は個々の容量値の $\frac{1}{2}$ となります。）

調整範囲が非対称であるのは、水晶振動子には、周波数を下げるよりも、かなり高い頻度で周波数を上げることが必要となる傾向があるためです。これは、[図 1](#)の時計用水晶振動子の曲線を見れば明らかです。したがって、追加可能な容量よりもかなり大きな容量を定格値から差し引くことが可能です。

図 4. 標準的アナログ較正特性 - オシレータ周波数対負荷容量



この範囲の容量値に対応するオシレータの周波数偏移の範囲は、-14.8~+96.7 ppm程度となります。
表 1に例をいくつか示します。この偏移範囲は、およそ32767.514~32771.168 Hzの周波数範囲に相当します。

表 1. アナログ較正の例

アナログ較正值	16進値	00	0C	14	27	9C	C8
	2進値	0000000 0	0000110 0	0001010 0	0010011 1	1001110 0	1100100 0
追加負荷容量		0	+3 pF	+5 pF	+9.75 pF	-7 pF	-18 pF
合計負荷容量 C_{X1}, C_{X0}		25 pF	28 pF	30 pF	34.75 pF	18 pF	7 pF
合計等価負荷容量 C_{X0} に直列の C_{X1}		12.5	14 pF	15 pF	17.4 pF	9 pF	3.5 pF
周波数偏移概算値		0 ppm	-4.3 ppm	-7.8 ppm	-14.8 ppm	+21.9 ppm	+96.7 ppm
	定格		<———周波数低下———>			<———周波数上昇———>	

まとめると、定格等価負荷容量は12.5 pFであり、最大で17.4 pFまで、最小で3.5 pFまでの調整が可能です。これは、それぞれ、オシレータの速度を約-14.8 ppm落とすか、+96.7 ppm上げるかに相当します。

これには標準値が存在します。図 4の曲線は、与えられた水晶振動子に対して上下左右することがあります。この曲線は非線形であることから、ある動作ポイントでの容量増加は、異なる動作ポイントにおいては、増加量が等しい同じ影響を与えるわけではありません。したがって、アナログ較正では

テーブルルックアップ手法は使用できません。その代わりに、精度を保証するために、繰り返し手順が必要となります。

2.2 アナログ較正アルゴリズム

ここで説明するアナログ較正アルゴリズムでは、調整に二分木法が使われています。上記の方法に記載されている繰り返し測定を用います。それぞれの調整/測定シーケンスでは、アナログ較正レジスタを通じて、内部負荷容量アレイを次第に細かく変化させることにより、RTCのオシレータが微調整されます。

図 5に示すように、手順はアナログ較正レジスタをゼロとすることで始まり、オシレータが安定するまで数ミリ秒待ちます。次に、FT信号に対する周波数測定が行われます。その周波数が512 Hzよりも高い場合、RTCのオシレータに負荷容量を増やします。512 Hzよりも低い場合には、容量を減らします。FT信号がちょうど512 Hzであった場合には、それ以上の調整は不要です。

図 5. アナログ較正アルゴリズム




図 1にある時計用水晶振動子の曲線から予測されるように、RTCオシレータの周波数は高いことよりも低いことの方が多いため、その部品の調整範囲は非対称となっています。RTCオシレータの周波数を下げるよりも、上げる方の調整範囲が広がっています。

M41T82、M41T83、M41T93 RTCでは、調整値の最小差分の大きさは約0.25 pFステップです。0.25 pFの1ステップは、おおよそ0.5 ppmにあたります。

このアルゴリズムでは二分法が使用されているため、容量の各差分は、2のべき乗に0.25 pFを乗じた値である必要があります。つまり、8 pF、4 pF、2 pF、1 pF、0.5 pF、または0.25 pFの差分で容量が増減されます。

したがって、減少では18.0 pFまで、増加では9.75 pFまでが可能ですが、2のべき乗である制約があることから、これらの限度値はそれぞれ-16 pFおよび+8 pFに制限されます。その結果として、このアルゴリズムでは、使用できる調整範囲の全体が使われることはありませんが、多くの用途ではこれが問題となることはありません。

たとえば、この手法においては、容量を増やす場合、使用可能な最大値の半分である $\frac{1}{2} \times 9.75$ pF (= 4.875 pF)から始めるのではなく、2のべき乗で最も近い値の4 pFが用いられます。

同様に、容量を減らす場合には、削減できる最大値は18 pFであるため、 $\frac{1}{2} \times 18$ に最も近い2のべき乗の8 pFからアルゴリズムを開始します。

[図 5](#)に戻ると、最初にFTを測定した後、右側にあるように容量を増やす場合には、ACAL値を4 pFに調整します。次に、FTピンで測定した周波数誤差が最小化されるまで、差分が順次小さくなりながら、容量が増減されます。

[図 5](#)において、FT信号の初回テストで容量を減らす必要がある（RTCの周波数が低い）となった場合、アナログ較正レジスタを-8 pFに設定し、差分を順次小さくしながら、容量を増減させます。

アナログ較正レジスタが調整されるたびに、オシレータが安定するまで待ってから、次の測定を行います。これは[図 5](#)の先頭に示されていますが、簡潔にするために、それ以降のステップには図示されていません。しかし、レジスタに書き込みが行われるたびに必要となります。

この二分法を用いて、それぞれの25 pFコンデンサを最大で7.75 pFだけ増やすか、最大で15.75 pFだけ減らすことができます。これらの調整限界は利用可能な絶対限界（最大で9.75 pFの増加または18 pFの減少）よりも若干小さな値ですが、最も極端なケースを除いては、RTCオシレータの誤差のすべてに対応しているはずです。

このような適応型の較正方法では、より範囲の広い利用可能な調整限界を用いることも可能かもしれませんが、2のべき乗ではない差分値を用いると、アルゴリズムが大幅に複雑なものとなってしまう、ユーザにとっては、実装がこれほど簡単ではなくなるかもしれません。

最後の較正ビットが求められたら、この値を不揮発性メモリに記録して、必要時にマイクロプロセッサで検索可能とする必要があります。

アナログ較正手順中の測定を行うために周波数カウンタを使用した場合には、[セクション 1.3](#)および[1.4](#)に示した、リアルタイムクロックからのFT信号の周期測定にマイクロプロセッサとそのタイマを使用するステップを追加で直ちに行う必要があります。これは、室温でのマイクロプロセッサのタイミングチェーンの中に初期誤差がある場合に、それを明らかにするために行われます。この値は、不揮発性メモリの中にも格納される必要があります。

3 デジタル較正

M41T82、M41T83、M41T93のデジタル較正機能には、周期的カウンタ補正が用いられています。クロックカウンタは、512 Hz分周器ステージでパルス数を増減させることにより調整します。このやり方では、おおよそ-63~+126 ppmの範囲で補償が可能です。

この手法では、512 Hz分周器ステージに対する100 Hz分周器ステージの比率を調整することにより、周期的カウンタ補正を用いています。通常動作では、512 Hzステージのパルス512個のたびに、100 Hz分周器ステージから正確にパルスが100個出力されます。この100 Hz信号は、RTC内部の1/10秒、1/100秒データレジスタに対するカウンタへの入力です。出力パルス100個を生成するために使用される512 Hz入力パルスの個数を調整することで、クロック周波数の増減が可能です。デジタル補正を行うために、デバイスは、デジタル較正值に合わせて周期的に1つまたは複数の長い秒または短い秒を生成します。

デジタル較正レジスタ (0x08) の5個の較正ビット (DC4 - DC0) に非ゼロの値がロードされ、符号ビットが1 (正の較正を示す) である場合、通常の512個ではなく511個のパルスが入力されるたびに、100個のパルスが100 Hzステージから出力されます。

ここでは短いウィンドウ時間の間に100個のパルスが出力されていることから、回路がアクティブとなっている1秒間ごとに、1/512秒だけクロックを速める効果があります。

表 2. デジタル較正值

較正值、DC4-DC0		較正効果 (ppm単位) 最も近い整数に四捨五入	
10進数	2進数	周波数減少 符号DCS = 0 負較正	周波数増加 符号DCS = 1 正較正
0	00000	- 0 ppm	+ 0 ppm
1	00001	- 2 ppm	+ 4 ppm
2	00010	- 4 ppm	+ 8 ppm
3	00011	- 6 ppm	+ 12 ppm
4	00100	- 8 ppm	+ 16 ppm
5	00101	- 10 ppm	+ 20 ppm
6	00110	- 12 ppm	+ 24 ppm
7	00111	- 14 ppm	+ 28 ppm
8	01000	- 16 ppm	+ 33 ppm
9	01001	- 18 ppm	+ 37 ppm
10	01010	- 20 ppm	+ 41 ppm
11	01011	- 22 ppm	+ 45 ppm
12	01100	- 24 ppm	+ 49 ppm
13	01101	- 26 ppm	+ 53 ppm
14	01110	- 28 ppm	+ 57 ppm
15	01111	- 31 ppm	+ 61 ppm
16	10000	- 33 ppm	+ 65 ppm
17	10001	- 35 ppm	+ 69 ppm

表 2. デジタル較正值 (続き)

較正值、DC4-DC0		較正効果 (ppm単位) 最も近い整数に四捨五入	
10進数	2進数	周波数減少 符号DCS = 0 負較正	周波数増加 符号DCS = 1 正較正
18	10010	- 37 ppm	+ 73 ppm
19	10011	- 39 ppm	+ 77 ppm
20	10100	- 41 ppm	+ 81 ppm
21	10101	- 43 ppm	+ 85 ppm
22	10110	- 45 ppm	+ 90 ppm
23	10111	- 47 ppm	+ 94 ppm
24	11000	- 49 ppm	+ 98 ppm
25	11001	- 51 ppm	+ 102 ppm
26	11010	- 53 ppm	+ 106 ppm
27	11011	- 55 ppm	+ 110 ppm
28	11100	- 57 ppm	+ 114 ppm
29	11101	- 59 ppm	+ 118 ppm
30	11110	- 61 ppm	+ 122 ppm
31	11111	- 63 ppm	+ 126 ppm
N		-N/491520 (毎分)	+N/245760 (毎分)

同様に、符号ビットが0の場合には、負の較正であることを示しており、入力パルス513個ごとに、100個のパルスがブロックから出力されます。この場合、長いウィンドウ時間の間に100個のパルスが出力されていることから、回路がアクティブとなっている1秒間ごとに、1/512秒だけクロックを遅くする効果があります。

1秒インクリメントする間の調整値が生成されるように、全体の較正量は、デジタル較正レジスタの値 (N) で制御されています。Nは、補正周期の間に影響を受ける秒数です。正の較正 (周波数増加) では、8分間ごとの最初のN秒間に補正が行われます。負の較正 (周波数減少) では、16分間ごとの最初のN秒間に補正が行われます。

したがって、周波数の増加時には、480秒間ごと (8分間ごと) の最初のN秒間がわずかに短くなります。周波数の減少時には、960秒間ごと (16分間ごと) の最初のN秒間がわずかに長くなります。

デジタル較正機能を使用するために、[セクション 1](#)で説明した、マイクロプロセッサのタイマで512 Hz周波数テスト信号を測定する測定技法が用いられています。

このタイマが初期アナログ較正を行うためにも使用されたかどうかによって、この数値に調整が必要な場合があります。調整値が決定すると、誤差がppmで算出され、[表 2](#)から適切なオフセットが選択されてデジタル較正レジスタの中に設定されます。

例1: アナログ較正の間に周波数カウンタが使用され、マイクロプロセッサのタイマを用いて測定と計算が行われた次の周期は、0.0019531441秒でした。理想的に言えば、この数値は0.0019531250 (= 1/512) であるところです。したがって、マイクロプロセッサのタイマはおよそ10 ppm速く、前者の数値である0.0019531441を[式 1](#)の1/512の位置に用います。現在の計算による周期が0.0019531536であることから、この値を[式 1](#)の T_{512} に挿入すると、結果として得られる誤差は-4.88 ppmとなります。

よって、RTCは正負を入れ替えた値で調整する必要があります。表 2において、これに最も近い正の値は+4 ppmですので、デジタル較正レジスタに入力する値は、DCS = 1、DC4:DC0 = 00001となります。

例2: アナログ較正の間にマイクロプロセッサのタイマが使用されました。例1と同様に、算出された周期を0.0019531536秒とします。これを式 1に挿入すると(1/512はそのまま用います)、-14.65 ppmが得られます。最も近い正負を入れ替えた値は+16 ppmです。この例では、DCS = 1、DC4:DC0 = 00100となります。

デジタル較正では、調整値はオープンループで求めます。アナログ較正の調整値の場合には、オシレータの周波数偏移は512 Hz試験信号でわかりますが、デジタル較正では影響は時間に対して拡散しており、変更を行ってもすぐに観測されるわけではありません。それに加えて、デジタル較正では、繰り返しは必要ありません。一旦周波数誤差がわかれば、適切な値が部品に設定され、当分の間、それ以上の調整は行われません。その鍵となる概念は、デジタル較正の調整には1回の測定の後に1回の調整が必要というものであり、ループ制御は必要ありません。

多くの場合、このデジタル較正の手順は、RTCを大きくドリフトさせないために必要なだけ繰り返されますが、RTCデジタル較正アルゴリズムの更新周期である16分ごとよりも短い周期ではありません。正の較正值が使用されている場合には、この周期は8分間まで短縮可能です。周囲温度が変化すると、オシレータがドリフトし、RTCオシレータの調整が必要となります。これは、較正スケジュールを設定することで周期的に実施できますが、マイクロプロセッサが温度センサを使用可能な場合には、温度の変化を監視して、変化が起こったときにRTCを調整することでも実施可能です。または、この両方を組み合わせることもできます。たとえば、スケジュール設定されたRTC較正が1時間ごとに発生し、温度変化が2度以上検出された場合には、必ずスケジュール設定されていない較正を実施するという方法もあります。

RTCがマイクロプロセッサによって周期的に調整されている限り、その計時精度は最適化されており、計時誤差は最小化されています。

4 まとめ

シリアルRTC新製品のM41T82/83/93ファミリに内蔵されているアナログ較正機能を活用することにより、広い温度範囲で高精度の低コストクロックを実現することができます。この手法に必要なのは、マイクロプロセッサのタイマを使ってRTCの真の周波数を周期的に測定することだけです。まず最初に、室温でアナログ較正を調整します。次に、デジタル較正レジスタを周期的に更新し、温度変化によるRTCオシレータにドリフトが発生した場合にはそれを補償します。アナログ較正の間、単純な二分木を使用してクロックのオシレータを微調整し、あらゆる周波数偏差をゼロとします。その後のデジタル較正調整値ではルックアップテーブルを使用します。

このアナログ較正とデジタル較正の組み合わせを用いると、オーバーヘッドが少なく、最小コストで高精度計時が得られる単純な周期的更新の仕組みを手にすることができます。

5 改版履歴

表 3. 文書改版履歴

日付	版	変更内容
2007年12月20日	1	初版リリース
2008年11月26日	2	図 1 を更新。

表 4. 日本語版改版履歴文書改版履歴

日付	版	変更内容
2016年3月1日	1	日本語版 初版リリース

重要なお知らせ（よくお読み下さい）

STMicroelectronics NV およびその子会社（以下、ST）は、ST製品及び本書の内容をいつでも予告なく変更、修正、改善、改定及び改良する権利を留保します。購入される方は、発注前にST製品に関する最新の関連情報を必ず入手してください。ST製品は、注文請書発行時点で有効なSTの販売条件に従って販売されます。

ST製品の選択並びに使用については購入される方が全ての責任を負うものとします。購入される方の製品上の操作や設計に関してSTは一切の責任を負いません。

明示又は黙示を問わず、STは本書においていかなる知的財産権の実施権も許諾致しません。

本書で説明されている情報とは異なる条件でST製品が再販された場合、その製品についてSTが与えたいかなる保証も無効となります。

STおよびSTロゴはSTMicroelectronicsの商標です。その他の製品またはサービスの名称は、それぞれの所有者に帰属します。

本書の情報は本書の以前のバージョンで提供された全ての情報に優先し、これに代わるものです。

© 2016 STMicroelectronics - All rights reserved